Curso: Procesamiento de Señales con Hardware Reconfigurable (FPAA & FPGA).
Curso de FPAA & FPGA
Desde el 26 de agosto al 20 de septiembre de 2019 se realizará el Curso de Actualización para Graduados y Alumnos de Grado Avanzados: “Procesamiento de Señales con Hardware Reconfigurable”. El curso se dictará en la sala de conferencias del Instituto de Automática, Facultad de Ingeniería, UNSJ, los días lunes, miércoles y viernes de 18:00 a 21:00 hs.
Título: Procesamiento de Señales con Hardware Reconfigurable (FPAA & FPGA).
Destinatarios: Actualización para Egresados y alumnos de grado avanzados.
Profesores: Dr. Ing. Ángel Veca y Dr. Ing. Pablo A. Salvado
Duración: 36 horas áulicas y 14 horas extra áulicas.
Fecha: 3hs/día lunes, miércoles y viernes
Parte (Introducción: Temas 1 al 5) 26/8/2019, 28/8/2019, 30/8/2019, 2/9/2019, 4/9/2019 y 6/9/2019
Segunda Parte (Aplicación: Temas 6 al 10) 9/9/2019, 11/9/2019, 13/9/2019, 16/9/2019, 18/9/2019 y 20/9/2019
Horario: 18:00 a 21:00 hs.
Lugar: Sala de conferencias del Instituto de Automática
Cupo máximo: 20 personas.
Arancel: $1500.
Las personas interesadas en el curso, comunicarse con el Dr. Ing. Ángel Veca, aveca@inaut.unsj.edu.ar
