ELECTRONICA DIGITAL I (ELO y BIO)

AÑO 2014

 

 

I - PROGRAMA ANALITICO

 

 

UNIDAD Nº 1:     SISTEMAS Y CODIGOS NUMERICOS

 

1.1.1. Formas de representación de los números. Notación posicional, polinómica y científica o exponencial.-
1.1.2. Sistemas de representación de los números. Sistemas decimal, binario, octal y hexadecimal.-
1.1.3. Cambios de base. Algoritmos para cambiar de base decimal a cualquier base y viceversa. Técnicas de conversión entre sistemas numéricos de distinta base. Eficiencia de un sistema numérico.-
1.1.4. Operaciones Aritméticas en las distintas bases. Suma, resta, multiplicación y división en las bases mencionadas.-
1.2.1. Representación de números negativos. Magnitud y signo. Complemento a la base menos uno. Complemento a la base.-
1.2.2. Campo de representación en cada uno de ellos. Venta­jas y desventajas de los distintos sistemas.-
1.3.1. Códigos binarios numéricos: BCD Natural, Gray, Johnson, Aiken, Exceso de tres. Biquinario.-
1.3.2. Características de los códigos binarios. Códigos ponderados, autocomplementarios, continuos, cíclicos,.-
1.3.3. Códigos detectores y correctores de error. Códigos alfanuméricos.-

 

 

UNIDAD Nº 2:     ALGEBRA Y FUNCIONES BOOLEANAS

 

2.1.1. Descripción axiomática del Algebra de Boole.
2.1.2. Teoremas más importantes. Principio de dualidad.-
2.2.1. Funciones booleanas. Términos canónicos de una función. Teorema de Shannon (o de expansión). Forma canónica minterm. Forma canónica maxterm. Equivalencia de funciones.-
2.2.2. Transformación de una función lógica en su forma canónica. Cálculo de los coeficientes. Minimización de funciones mediante Algebra de Boole.-
2.3.1. Funciones en notación compacta. Operaciones con funciones en notación compacta.-
2.3.2. Funciones incompletamente especificadas.-
2.3.3. Tabla de verdad de una función lógica. Obtención de la tabla de verdad de una función expresada algebraicamente. Diagrama temporal. Funciones importantes del Algebra de Boole.-

 

 

UNIDAD Nº 3:     TECNOLOGIA DE LOS CIRCUITOS DIGITALES

 

3.1.1. Clasificación de los circuitos integrados digitales: por la escala de integración, por las características constructivas y por la flexibilidad.-
3.2.1. Transistores MOS de canal N y canal P. Puertas e inversores NMOS. Lógica MOS complementaria (CMOS). Circuito inversor básico.-
3.2.2. Compuertas CMOS NO-Y (NAND) y NO-O (NOR). Fan-in. Compuertas no inversoras.-
3.2.3. Comportamiento eléctrico estático de los circuitos CMOS. Niveles lógicos y márgenes de ruido. Cargabilidad de salida (Fanout). Efectos de carga. Entradas no usadas.-
3.2.4. Comportamiento eléctrico dinámico de los circuitos CMOS. Tiempo de transición. Retardo de propagación. Consumo de potencia. Capacitores de desacople.-
3.2.5. Otras estructuras de entrada y salida en circuitos CMOS. Puertas de transmisión. Entradas con disparador de Schmitt. Salidas con drenador abierto. Excitación de LEDs y relés. Salidas con tres estados (Three – state).-
3.2.6. Familias lógicas CMOS. Familia CMOS Serie 4XXX. Familias CMOS 74HC, 74HCT, 74VHC y 74VHCT. Cuadro comparativo.-
3.3.1. Diodos. Lógica de diodos. Transistores bipolares de juntura. Transistores Schottky. Inversores lógicos.-
3.3.2. Lógica Transistor – Transistor (TTL). Compuerta TTL NAND básica. Descripción del funcionamiento del circuito. Niveles de tensión internos. Fan-in.-
3.3.3. Comportamiento eléctrico estático de los circuitos TTL. Niveles lógicos y márgenes de ruido. Cargabilidad de salida (Fanout). Efectos de carga. Entradas no usadas. Consumo de potencia.-
3.3.4. Comportamiento eléctrico dinámico de los circuitos TTL. Tiempo de transición. Retardo de propagación. Capacitores de desacople.-
3.3.5. Otros tipos de compuertas TTL. Compuertas NOR. Compuertas no inversoras. Entradas  con disparador de Schmitt. Salidas con colector abierto. Salidas con tres estados (Three – state).-
3.3.6. Familias TTL. TTL iniciales (Series 74, 74 H, 74 L). TTL Schottky (Series 74 S y 74 LS) y  Schottky avanzadas (74 AS y 74 ALS). TTL Fast (Serie 74 F). Cuadro comparativo.-
3.3.7. CMOS vs. TTL. Cuadro comparativo. Factor de mérito. Interfaz entre TTL y CMOS.-
3.4.1. Circuitos integrados. Encapsulado de los circuitos integrados. Información técnica proporcionada por el fabricante.-

 

 

UNIDAD Nº 4:     TECNICAS DE MINIMIZACION

 

4.1.1. Método de los mapas de Karnaugh. Construcción de mapas de 2, 3, 4 y 5 variables. Identificación de las casillas correspondientes a cada minterm de la función. Relación entre adyacen­cia física y adyacencia lógica. Analogía con los dia­gramas de Venn.-
4.1.2. Definición de implicantes. Implicantes primos e implicantes primos esenciales.-
4.1.3. Pasos a seguir para leer un Mapa de Karnaugh de una función completamente especificada. Distintos criterios. Ejemplos.-
4.2.1. Llenado y lectura de mapas de funciones incompleta­mente especificadas. Utilización de los inoperantes para optimizar la minimización. Ejemplos.-
4.2.2. Llenado y lectura de mapas de funciones expresadas en la forma canónica maxterm.-
4.2.3. Funciones múltiples. Términos comunes en funciones múltiples.-
4.3.1. Mapas de dimensiones reducidas (MDR). Pasos a seguir para leer un MDR. Limita­ciones de la técnica.-
4.3.2. Método para la introducción de variables en el mapa. Utilización de tablas. Lectura de mapas de 5 variables.-

 

 

UNIDAD Nº 5:     SINTESIS CON COMPUERTAS

 

5.1.1. Síntesis de circuitos lógicos mediante compuertas. Símbolos convencionales de las compuertas lógicas. Norma IEEE. Líneas lógicas. Niveles activos. Diseño lógico burbuja a burbuja. Circuitos esquemáticos.-
5.1.2. Realización de circuitos lógicos mediante compuertas NAND y NOR.-
5.2.1. Diseño de sistemas combinacionales. Diagrama en bloques. Etapas del diseño. Ejemplos de aplicación. Riesgos estáticos.-
5.2.2. Análisis de circuitos combinacionales. Análisis algebraico de un circuito lógico. Diagramas de tiempo.-
5.3.1. Semi sumador y sumador total. Diseño. Sumador con acarreo serie. Generador y propagador de acarreo. Acarreo anticipado. Circuitos MSI.-
5.3.2. Comparadores. Diseño. Comparadores en cascada. Unidad Aritmética Lógica (ALU). Circuitos MSI.-
5.4.1. Diseño asistido por computadora. Programas CAD. Ejemplos de aplicación.-
5.5.1. Diseño, simulación en PC y construcción de un circuito combinacional con circuitos integrados SSI.-

 

 

UNIDAD Nº 6:     DISEÑO CON CIRCUITOS MSI

 

6.1.1. Función Decodificador, descripción. Decodificadores binarios. Decodificadores en cascada. Codificadores con prioridad. Distintos tipos integrados.-
6.1.2. Diseño con decodificadores. Aplicaciones típicas de diseño. Ejemplos de aplicación.-
6.2.1. Función Multiplexer, descripción. Expansión de multiplexer. Distintos tipos integrados.-
6.2.2. Diseño con multiplexers. Aplicaciones típicas de diseño. Ejemplos de aplicación.-
6.3.1. Dispositivos Lógicos Programables (PLDs) combinacionales. Arreglos Lógicos Programables (PLA). Dispositivos Lógicos de Arreglos Programables (PAL). Dispositivos Lógicos de Arreglos Genéricos (GAL). Circuitos PLD TTL y CMOS.-
6.4.1. Diseño, simulación en PC y construcción de un circuito combinacional con circuitos integrados MSI.-

volver arriba